扫一扫
关注中图网
官方微博
本类五星书更多>
-
>
决战行测5000题(言语理解与表达)
-
>
软件性能测试.分析与调优实践之路
-
>
第一行代码Android
-
>
深度学习
-
>
Unreal Engine 4蓝图完全学习教程
-
>
深入理解计算机系统-原书第3版
-
>
Word/Excel PPT 2013办公应用从入门到精通-(附赠1DVD.含语音视频教学+办公模板+PDF电子书)
众核处理器—原理、设计与优化 版权信息
- ISBN：9787302567462
- 条形码：9787302567462 ; 978-7-302-56746-2
- 装帧：一般胶版纸
- 册数：暂无
- 重量：暂无
- 所属分类：>
众核处理器—原理、设计与优化 本书特色
众核处理器受到了学术界和工业界越来越广泛的关注，不同领域的应用算法越来越复杂多样，需要处理的数据量也越来越大，导致众核处理器性能、存储、能耗问题日益严重。本书针对众核处理器，重点介绍架构优化、运算资源优化、存储优化、通信优化以及能耗与温度优化等方面的关键技术众核处理器架构的设计与优化技术有则填有则填必填(字数不得大于40)
众核处理器—原理、设计与优化 内容简介
本书着重介绍众核处理器，重点关注架构优化、存储优化、运算资源优化、通信优化以及能耗与温度优化等方面的关键技术。 从计算、存储、通信三方面介绍众核处理器架构的设计与优化技术，基于存储机制、存储层次结构、共享和私有Cache以及片上网络通信机制等多方面详细介绍瓷片众核处理器架构，并提供瓷片众核处理器架构的优化方案。
众核处理器—原理、设计与优化 目录
目录
第1章绪论
1.1处理器发展概述
1.2众核处理器简介
1.3指令调度技术
1.4片上网络通信技术
1.5能耗优化技术
1.6小结
参考文献
第2章众核处理器架构
2.1处理器架构概述
2.2瓷片众核处理器架构
2.3存储机制
2.3.1存储层次结构
2.3.2共享Cache架构
2.3.3私有Cache架构
2.4互连网络
2.4.1片上网络通信机制
2.4.2片上网络延时优化技术
2.5小结
参考文献
第3章众核处理器存储优化
3.1存储层次结构
3.2Cache优化技术
3.3存储结构优化设计
3.3.1自适应共享Cache结构
3.3.2自适应私有Cache架构
3.4互连网络与Cache协同设计
3.4.1片上网络延时优化设计
3.4.2片上网络与自适应Cache的协同设计
3.5小结
参考文献
第4章处理器核运算资源优化
4.1流处理器
4.2流程序的核心映射和调度
4.3运算资源利用率优化技术
4.3.1同构多线程与核心联合
4.3.2运算单元高利用率调度
4.4利用率感知的核心映射和调度技术
4.4.1众核流处理架构建模
4.4.2核心映射与调度优化
4.5小结
参考文献
第5章基于片上网络的通信优化
5.1片上网络混合策略
5.2片上网络延时和能耗建模
5.3片上网络延时优化技术
5.3.1虚拟电路交换片上网络路由器
5.3.2混合虚拟电路路径分配算法
5.4片上网络众核编译框架协同设计
5.4.1众核编译框架总体设计
5.4.2可执行代码编译生成
5.5小结
参考文献
第6章处理器能耗与温度优化
6.1能耗与温度优化原理
6.2处理核能耗与温度建模
6.3处理核指令编译
6.3.1漏电功耗优化调度
6.3.2温度优化的负载均衡
6.4众核任务调度优化技术
6.4.1多任务子图划分和子网分配
6.4.2启发式子任务映射
6.5小结
参考文献
展开全部
众核处理器—原理、设计与优化 作者简介
李兆麟，清华大学长聘教授，从事异构多核/众核处理器、智能处理器、并行编程等领域研究，主持“核高基”重大专项、重点研发计划、自然科学基金等多个项目，在IEEE期刊与国际会议发表论文100多篇，出版教材2部。 王明羽，清华大学博士，中山大学助理教授，硕士生导师，从事多核/众核处理器、人工智能等领域研究，主持中国博士后科学基金，参与“核高基”重大专项等多个项目，发表学术论文10余篇。 魏少军，清华大学长聘教授，中国电子学会会士，IEEE Fellow，国家集成电路产业发展咨询委员会委员，“核高基”国家科技重大专项技术总师，中国半导体行业协会副理事长，集成电路设计分会理事长，从事超大规模集成电路设计方法学、数字系统高层次综合、嵌入式系统、可重构计算芯片等领域研究，发表论文200多篇，出版专著5部。
书友推荐
本类畅销
-
”互联网+“时代计算机算法的应用及其实践研究
¥19.9¥59 -
微服务设计
¥52.8¥69 -
图说深度学习:用可视化方法理解复杂概念
¥109¥188 -
计算机基础
¥17.2¥31 -
改变未来的九大算法
¥50¥68 -
生成式AI入门与AWS实战
¥77.8¥99.8
