EDA¼¼ÊõʵÓý̳Ì:VHDL°æ

µÚ1Õ EDA¼¼Êõ¸ÅÊö
1£®1 EDA¼¼Êõ¼°Æä·¢Õ¹
1£®2 EDA¼¼ÊõʵÏÖÄ¿±ê
1£®3 Ó²¼þÃèÊöÓïÑÔ
1£®4 HDL×ÛºÏ
1£®5 ×Ô¶¥ÏòϵÄÉè¼Æ¼¼Êõ
1£®6 EDA¼¼ÊõµÄÓÅÊÆ
1£®7 EDAÉè¼ÆÁ÷³Ì
1£®7£®1 Éè¼ÆÊäÈ루ԭÀíͼ/HDLÎı¾±à¼­£©
1£®7£®2 ×ÛºÏ
1£®7£®3 ÊÊÅä
1£®7£®4 ʱÐò·ÂÕæÓ빦ÄÜ·ÂÕæ¡¢¾²Ì¬Ê±Ðò·ÖÎö
1£®7£®5 ±à³ÌÏÂÔØ
1£®7£®6 Ó²¼þ²âÊÔ
1£®8 ASIC¼°ÆäÉè¼ÆÁ÷³Ì
1£®8£®1 ASICÉè¼Æ¼ò½é
1£®8£®2 ASICÉè¼ÆÒ»°ãÁ÷³Ì¼òÊö
1£®9 ³£ÓÃEDA¹¤¾ß
1£®9£®1 Éè¼ÆÊäÈë±à¼­Æ÷
1£®9£®2 HDL×ÛºÏÆ÷
1£®9£®3 ·ÂÕæÆ÷ÓëʱÐò·ÖÎöÆ÷
1£®9£®4 ÊÊÅäÆ÷
1£®9£®5 ÏÂÔØÆ÷
1£®10 Quartus¸ÅÊö
1£®11 IPºË
1£®12 EDA¼¼Êõ·¢Õ¹Ç÷Êƹܿú
Ï°Ìâ

µÚ2Õ FPGAÓëCPLDµÄ½á¹¹Ô­Àí
2£®1 PLD¸ÅÊö
2£®1£®1 PLDµÄ·¢Õ¹Àú³Ì
2£®1£®2 PLD·ÖÀà
2£®2 ¼òµ¥PLD½á¹¹Ô­Àí
2£®2£®1 Âß¼­Ôª¼þ·ûºÅ±íʾ
2£®2£®2 PROM½á¹¹Ô­Àí
2£®2£®3 PLA½á¹¹Ô­Àí
2£®2£®4 PAL½á¹¹Ô­Àí
2£®2£®5 GAL½á¹¹Ô­Àí
2£®3 CPLDµÄ½á¹¹Ô­Àí
2£®4 FPGAµÄ½á¹¹Ô­Àí
2£®4£®1 ²éÕÒ±íÂß¼­½á¹¹
2£®4£®2 Cyclone4E/lOLPϵÁÐÆ÷¼þµÄ½á¹¹
2£®4£®3 Cyclone10GXϵÁÐÆ÷¼þµÄ½á¹¹
2£®4£®4 ÄÚǶFlashµÄFPGAÆ÷¼þ
2£®5 Ó²¼þ²âÊÔ
2£®5£®1 ÄÚ²¿Âß¼­²âÊÔ
2£®5£®2 JTAG±ß½çɨÃè
2£®6 PLD²úÆ·¸ÅÊö
2£®6£®1 Intel£¨Ô­Altera£©¹«Ë¾µÄPLDÆ÷¼þ
2£®6£®2 Lattice¹«Ë¾µÄPLDÆ÷¼þ
2£®6£®3 Xilinx¹«Ë¾µÄPLDÆ÷¼þ
2£®6£®4 MicroSemi£¨Ô­Actel£©¹«Ë¾µÄPLDÆ÷¼þ
2£®6£®5 IntelµÄFPGAÅäÖ÷½Ê½ÓëÅäÖÃÆ÷¼þ
2£®6£®6 ¹ú²úFPGAÆ÷¼þ
2£®7 CPLD/FPGAµÄ±à³ÌÓëÅäÖÃ
2£®7£®1 CPLDÔÚϵͳ±à³Ì
2£®7£®2 FPGAÅäÖ÷½Ê½
2£®7£®3 FPGAרÓÃÅäÖÃÆ÷¼þ
2£®7£®4 ʹÓõ¥Æ¬»úÅäÖÃFPGA
Ï°Ìâ
¡­¡­

µÚ3Õ ×éºÏµç·µÄVHDLÉè¼Æ
µÚ4Õ ʱÐò·ÂÕæÓëÓ²¼þʵÏÖ
µÚ5Õ ʱÐòµç·µÄVHDLÉè¼Æ
µÚ6Õ ºê¹¦ÄÜÄ£¿éÓ¦Óü°Ïà¹ØÓï·¨
µÚ7Õ MCUÓëFPGAƬÉÏϵͳ¿ª·¢
µÚ8Õ VHDLÉîÈë
µÚ9Õ VHDLÉè¼ÆÓÅ»¯
µÚ10Õ VHDLÓÐÏÞ״̬»úÉè¼Æ
µÚ11Õ 16λCPU´´ÐÂÉè¼Æ
µÚ12Õ VHDL֪ʶʰÒÅ

¸½Â¼ EDA¿ª·¢ÏµÍ³¼°Ïà¹ØÈíÓ²¼þ
²Î¿¼ÎÄÏ×