书馨卡帮你省薪 2024个人购书报告 2024中图网年度报告
欢迎光临中图网 请 | 注册
> >>
半导体工艺与集成电路制造技术

半导体工艺与集成电路制造技术

出版社:科学出版社出版时间:2023-04-01
开本: B5 页数: 576
本类榜单:工业技术销量榜
中 图 价:¥124.6(7.0折) 定价  ¥178.0 登录后可看到会员价
加入购物车 收藏
运费6元,满39元免运费
?新疆、西藏除外
本类五星书更多>

半导体工艺与集成电路制造技术 版权信息

半导体工艺与集成电路制造技术 内容简介

本书系统地介绍了微电子制造科学原理与工程技术,覆盖半导体集成电路制造所涉及的晶圆材料、扩散、热氧化、离子注入、光刻、刻蚀、薄膜淀积、金属化、测试及封装等单项工艺;以硅基CMOS集成电路为主线的工艺集成技术,特殊器件集成技术。对单项工艺除了讲述相关的物理和化学原理外,还介绍一些相关的工艺设备。

半导体工艺与集成电路制造技术 目录

目录
前言
第1章 半导体制造绪论 1
1.1 引言 1
1.2 半导体产业史 1
1.3 晶圆制造厂 5
1.3.1 晶圆制备 5
1.3.2 晶圆制造 7
1.3.3 晶圆测试 8
1.3.4 装配与封装 8
1.3.5 终测与考核试验 9
1.4 集成电路 9
1.4.1 集成电路的功能和性能 11
1.4.2 集成电路的可靠性 11
1.4.3 集成电路的制造成本 12
1.5 小结 12
习题 12
参考文献 12
第2章 半导体衬底材料 14
2.1 相图与固溶度 14
2.2 晶体结构 18
2.3 晶体缺陷 19
2.4 晶圆制备及规格 24
2.5 清洗工艺 26
2.5.1 晶圆清洗 26
2.5.2 湿法清洗设备 28
2.5.3 其他清洗方案 31
2.6 小结 32
习题 32
参考文献 33
第3章 扩散 36
3.1 扩散方程 37
3.2 杂质扩散机制与扩散效应 38
3.3 扩散工艺 43
3.3.1 固态源扩散 43
3.3.2 液态源扩散 45
3.3.3 气态源扩散 46
3.3.4 快速气相掺杂 46
3.3.5 气体浸没激光掺杂 47
3.4 扩散杂质分布 49
3.4.1 恒定表面源扩散 49
3.4.2 有限表面源扩散 50
3.5 扩散杂质的分析表征 56
3.5.1 薄层电阻 56
3.5.2 迁移率 58
3.5.3 载流子浓度测量 59
3.6 杂质在二氧化硅中的扩散 63
3.7 杂质分布的数值模拟 64
3.8 小结 65
习题 65
参考文献 65
第4章 氧化 68
4.1 SiO2的结构、性质及应用 68
4.1.1 SiO2的结构 68
4.1.2 SiO2的性质 69
4.1.3 SiO2的应用 71
4.2 氧化工艺 76
4.2.1 干氧氧化 76
4.2.2 水汽氧化 76
4.2.3 湿氧氧化 77
4.2.4 氢气和氧气合成氧化 77
4.2.5 快速热氧化 78
4.2.6 高压氧化 81
4.2.7 等离子体氧化 82
4.3 热氧化生长动力学 82
4.3.1 热氧化动力学模型 82
4.3.2 CMOS技术中对薄氧化层的要求 87
4.4 氧化速率的影响因素 89
4.4.1 氧化剂分压对氧化速率的影响 89
4.4.2 氧化温度对氧化速率的影响 89
4.4.3 晶向对氧化速率的影响 91
4.4.4 掺杂影响 92
4.5 热氧化过程中的杂质再分布 93
4.6 Si-SiO2界面特性 93
4.7 氧化物的分析表征 95
4.7.1 薄膜厚度的测量 95
4.7.2 薄膜缺陷的检测 98
4.8 小结 98
习题 99
参考文献 99
第5章 离子注入 101
5.1 离子注入系统及工艺 101
5.2 离子碰撞及分布 110
5.2.1 核碰撞与电子碰撞理论 110
5.2.2 核阻滞本领和电子阻滞本领 111
5.2.3 投影射程 113
5.2.4 离子分布 114
5.3 离子注入常见问题 117
5.3.1 沟道效应 117
5.3.2 阴影效应 119
5.3.3 离子注入损伤 119
5.3.4 热退火 121
5.3.5 浅结形成 125
5.4 离子注入工艺的应用及*新进展 126
5.4.1 离子注入工艺的应用 126
5.4.2 离子注入的*新进展 131
5.5 离子注入的数值模拟134
5.6 小结 135
习题 135
参考文献 136
第6章 快速热处理 142
6.1 快速热处理工艺机理与特点 142
6.2 快速热处理关键问题 147
6.2.1 光源与反应腔设计 147
6.2.2 硅片受热不均匀的现象 148
6.2.3 温度测量 149
6.3 快速热处理工艺的应用及发展趋势 150
6.3.1 快速热处理工艺的应用 150
6.3.2 快速热处理工艺的发展趋势 152
6.4 小结 155
习题 155
参考文献 155
第7章 光学光刻 159
7.1 光刻工艺概述 159
7.2 光刻工艺流程 160
7.2.1 衬底预处理 161
7.2.2 旋转涂胶 161
7.2.3 前烘 161
7.2.4 对准与曝光 162
7.2.5 曝光后烘焙 162
7.2.6 显影 162
7.2.7 坚膜 163
7.2.8 显影后检测 163
7.3 曝光光源 163
7.3.1 汞灯 164
7.3.2 准分子激光光源 164
7.4 曝光系统 165
7.4.1 接触式 166
7.4.2 接近式 166
7.4.3 投影式 167
7.4.4 掩模版 170
7.4.5 环境条件 176
7.5 光刻胶 177
7.5.1 光刻胶类型 177
7.5.2 临界调制传输函数 181
7.5.3 DQN正胶的典型反应 181
7.5.4 二级曝光效应 183
7.5.5 先进光刻胶 184
7.6 小结 187
习题 187
参考文献 187
第8章 先进光刻 190
8.1 先进光刻机曝光系统 190
8.1.1 浸没式光刻机 190
8.1.2 同轴与离轴照明技术 192
8.2 掩模版工程 195
8.2.1 光学邻近效应修正 195
8.2.2 相移掩模 196
8.3 表面反射和驻波的抑制 197
8.4 电子束光刻 199
8.4.1 直写式电子束光刻 201
8.4.2 电子束光刻的邻近效应 203
8.4.3 多电子束光刻 205
8.4.4 投影式电子束光刻 206
8.5 X射线光刻 206
8.5.1 接近式X射线光刻 207
8.5.2 X射线光刻用掩模版 208
8.5.3 投影式X射线光刻 210
8.6 侧墙转移技术 210
8.7 多重曝光技术 212
8.8 纳米压印 216
8.8.1 模板加工制作技术 216
8.8.2 热压印技术 217
8.8.3 紫外纳米压印技术 218
8.8.4 柔性纳米压印技术 220
8.8.5 其他纳米压印技术 221
8.9 定向自组装光刻技术 221
8.9.1 BCP微相分离原理 222
8.9.2 物理诱导方式 224
8.9.3 化学诱导方式 225
8.9.4 图形转移方式 228
8.10 小结 231
习题 232
参考文献 232
第9章 真空、等离子体与刻蚀技术 238
9.1 真空压力范围与真空泵结构 238
9.1.1 活塞式机械泵 239
9.1.2 旋片式机械泵 241
9.1.3 增压器——罗茨泵 241
9.1.4 油扩散泵 242
9.1.5 涡轮分子泵 243
9.1.6 低温吸附泵 244
9.1.7 钛升华泵 244
9.1.8 溅射离子泵 245
9.2 真空密封与压力测量 246
9.2.1 真空密封方式 246
9.2.2 真空测量 247
9.3 等离子体产生 250
9.3.1 直流辉光放电 251
9.3.2 射频放电 254
9.4 刻蚀的基本概念 256
9.5 湿法刻蚀 260
9.5.1 二氧化硅的刻蚀 261
9.5.2 硅的刻蚀 263
9.5.3 氮化硅的刻蚀 264
9.5.4 表面预清洗 265
9.5.5 湿法刻蚀/清洗后量测与表征 266
9.6 干法刻蚀 267
9.6.1 溅射与离子铣刻蚀(纯物理刻蚀) 268
9.6.2 等离子体刻蚀(纯化学刻蚀) 270
9.6.3 反应离子刻蚀(物理+化学刻蚀) 270
9.7 干法刻蚀设备 275
9.7.1 筒型刻蚀设备 275
9.7.2 平行板刻蚀设备:反应离子刻蚀模式 276
9.7.3 干法刻蚀设备的发展 276
9.8 常用材料的干法刻蚀280
9.8.1 二氧化硅 280
9.8.2 氮化硅 282
9.8.3 多晶硅 283
9.8.4 干法刻蚀的终点检测 284
9.9 化学机械抛光 286
9.10 小结 292
习题 292
参考文献 293
第10章 物理与化学气相淀积 296
10.1 物理气相淀积:蒸发和溅射 297
10.1.1 蒸发概念与机理 297
10.1.2 常用蒸发技术 302
10.1.3 溅射概念与机理 306
10.1.4 常用溅射技术 313
10.2 化学气相淀积 317
10.2.1 简单的化学气相淀积系统 317
10.2.2 化学气相淀积中的气体动力学 320
10.2.3 淀积速率影响因素 322
10.2.4 化学气相淀积系统分类 324
10.2.5 常用薄膜的化学气相淀积 332
10.3 外延生长 340
10.3.1 外延的基本概念 340
10.3.2 硅气相外延基本原理 341
10.3.3 外延层中杂质分布 345
10.3.4 常用外延技术 348
10.3.5 外延层缺陷与检测 351
10.4 小结 355
习题 356
参考文献 356
第11章 CMOS集成技术:前道工艺 360
11.1 CMOS集成技术介绍 360
11.1.1 CMOS集成电路中晶体管的基本结构和工艺参数 361
11.1.2 集成度提升与摩尔定律 363
11.1.3 晶体管特征尺寸微缩与关键工艺模块 364
11.2 关键工艺模块 365
11.2.1 器件参数与沟道注入 365
11.2.2 器件隔离 367
11.2.3 CMOS阱隔离工艺 369
11.2.4 器件中金属–半导体接触技术 370
11.2.5 自对准源漏掺杂 372
11.2.6 CMOS器件源漏寄生电阻与自对准硅化物工艺 373
11.2.7 器件微缩和短沟道效应工艺抑制 374
11.2.8 器件沟道热载流子效应及源漏轻掺杂结构 376
11.2.9 CMOS集成电路闩锁效应与工艺抑制 376
11.3 CMOS主要集成工艺流程 377
11.3.1 集成电路集成工艺演化 377
11.3.2 传统CMOS工艺——0.18μm通用集成工艺 379
11.3.3 现代CMOS集成工艺——65nmLP集成工艺 379
11.4 现代先进集成技术 385
11.4.1 先进集成电路工艺发展特点 385
11.4.2 沟道应变工程 386
11.4.3 高k金属栅 389
11.4.4 FinFET 393
11.5 小结 396
习题 396
参考文献 397
第12章 CMOS集成技术:后道工艺 398
12.1 引言 398
12.1.1 CMOS集成电路的互连结构 398
12.1.2 摩尔定律和铜/低k互连 399
12.1.3 对后道工艺的技术要求 400
12.2 器件小型化对互连材料的要求 400
12.2.1 金属互连结构的寄生电阻 401
12.2.2 金属互连结构的可靠性问题 402
12.2.3 金属间寄生电容 403
12.2.4 铜/低k互连取代Al/SiO2互连的必要性 404
12.3 铜互连技术需要解决的关键问题 407
12.3.1 扩散阻挡层 407
12.3.2 大马士革工艺 411
12.3.3 低k材料 415
12.4 铜/低k互连工艺 418
12.4.1 扩散阻挡层和铜籽晶层的淀积 418
12.4.2 铜电镀 420
12.4.3 化学机械平坦化 423
12.5 小结和展望 425
习题 426
参考文献 427
第13章 特殊器件集成技术 430
13.1 SOI集成电路技
展开全部

半导体工艺与集成电路制造技术 节选

第1章半导体制造绪论   韩郑生   1.1引言   半导体概念涉及的内容包括半导体物理学、半导体化学、半导体材料、半导体器件、半导体制造技术。   半导体物理学是物理学的一个分支,它包含:半导体理论、半导体性质、非平衡载流子、杂质和缺陷、PN结等。半导体理论又包含:半导体量子理论、半导体统计学、极化与激子理论、半导体晶体物理、半导体能带结构等。半导体性质又包含:热学、光学、电学、磁学、力学等性质。   半导体化学是理论化学、化学物理学的一个分支,它包含:半导体晶体结构、半导体表面化学、半导体分析化学、半导体物理化学、化学物理、有机半导体化学等。   半导体器件包含:二极管、双极晶体管(BJT)、晶闸管、光电器件、热电器件、热敏电阻、霍尔器件、光磁电探测器件、发光器件、铁电及压电器件、微波器件、场效应器件、体效应器件等。其中场效应器件又包含:金属-氧化物-半导体(MOS)器件、绝缘栅场效应器件、肖特基势垒栅场效应器件、硅栅器件、电荷耦合器件、结型场效应晶体管、静电感应场效应晶体管等。   集成电路(1C)技术包含:理论、设计、结构、制造工艺、可靠性及例行试验、测试和检验、应用等。半导体制造工艺又包含:图形化技术、薄膜技术、隔离技术、引线技术、互连及多层布线技术、刻蚀工艺等。   本书着重介绍的是半导体制造工艺技术,会涉及大量的半导体物理、半导体化学方面的知识。   1.2半导体产业史   电子工业起源于电真空器件。1883年,美国著名的科学家托马斯 爱迪生(Thomas Edison)发现了“爱迪生效应”,在点亮的电灯内有电荷从热灯丝经过空间到达冷板。英国物理学家约翰 弗莱明pohn Fleming)根据“爱迪生效应”在1904年发明了电子二极管[2]。1906年,美国发明家德 福雷斯特(De Forest),在二极管的灯丝和板极之间巧妙地加了一个栅板,从而发明了放大电子信号的**只真空三极管,标志着人类从此进入了电子时代[2]。   上述发明奠定了电子工业发展的基础。1946年2月14日,在美国宾夕法尼亚大学发布了世界上**台通用计算机——电子数字积分计算机(Electronic Numerical Integrator and Computer,ENIAC)[3]。其机台长30m、宽0.9m、高2.4m,占地约167m2,重27t,功率消耗150kW。ENIAC包含17468个真空管、7200个晶体二极管、1500个继电器、70000个电阻器、10000个电容器和大约5000000个手工焊接接点[4]。ENIAC的诞生是电子工业领域一个重要的里程碑。  1947~1948年美国贝尔实验室约翰 巴丁(JohnBardeen)、沃尔特 布拉顿(Walter Brattain)和威廉 肖克利(William Shockley)成功研制出半导体晶体三极管,并于1956年获得诺贝尔物理学奖[5]。由此开创了固体电子时代的新纪元。   1958年美国德州仪器(Texas Instruments,TI)公司杰克 基尔比(JackKilby)研制出**个集成电路(图1.1),其发明专利中介绍:“因此,本发明首要的目的就是利用一块包含扩散形PN结的半导体材料,制备一种新颖的小型化电子电路,在其中,所有电路元件全部集成在这块半导体材料之中。”[6]这是固体电子器件历史上的一个重要里程碑。为此,杰克 基尔比于2000年获得诺贝尔物理学奖。   说到集成电路的发明,还不得不提的一位科学家是罗伯特 诺伊斯(Robert Noyce),他在1959年也研制出单片集成电路[7]。可惜的是斯德哥尔摩将诺贝尔奖授予集成电路发明者时,他已经去世了。此外,他还是半导体产业界的领袖级人物,他和戈登 摩尔(Gordon Moore)共同创办了传奇的仙童(Fairchild)半导体公司和英特尔(Intel)公司。   人类历史上很少有哪个行业是在其初期阶段就有人为其后几十年的发展指明方向的。幸运的是半导体集成电路领域有Moore这样一位导师。1965年4月仙童公司的Moore在《电子学》杂志上发表文章预言:集成电路芯片上集成的晶体管数量将每年翻一番。这就是著名的“摩尔定律”[8]。1975年Moore在国际电子器件会议(IEDM)上,将集成电路集成度的发展趋势修正为每两年翻一番。后来半导体业界普遍认为“集成度是每18个月翻一番”。   早期,人们根据“摩尔定律”将集成电路的集成度(每个芯片上集成的器件数)对应的年代做了划分,并分别按规模命名为小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)等,参见表1.1。后来大概是表示量级的形容词都用尽了,就不再按此命名法往后排了。但是,集成电路的集成度一直没有停止其前进的步伐。在2008年每个芯片上的器件数已经超过了全世界的人口数,现在已经到100亿的量级了。   图1.2是两类*具代表性的集成电路的摩尔定律的表现形式一微处理器和存储器电路的发展变化趋势。英特尔的微处理器开始是用数字表示其技术代,例如8086、80286,i386,i486,以及此后的奔腾(Pentium)、安腾(Itanium)等;存储器是以其存取容量来标记其前进的步伐,如lk表示存储器容量是1024位(bit);菱形标识是从集成电路诞生到1965年之间集成度与年度关系的实际数据;星形标识是MOS阵列;花形标识MOS逻辑电路到1975年集成度与年度关系的实际数据;圆圈标识在1975年对集成度与年度关系的预测值;方块标识存储器的集成度与年度关系的实际数据;三角标识微处理器的功能与年度关系的实际数据。由此可以看出,集成电路的集成度随着年度增加是呈指数关系增加的。   后来摩尔定律的表现形式进一步细化,1992年美国半导体行业协会(SIA)发起制定了美国国家半导体技术发展路线图(National Technology Roadmap for Semiconductors,NTRS)。随着欧洲、日本、韩国以及中国台湾相关协会的加入,1999年更名为国际半导体技术路线图(International Technology Roadmap for Semiconductors,ITRS)。针对半导体制造技术发展所需要的材料、器件结构、工艺及设备等方面,来自企业及科研院所的科学家、工程技术人员参与讨论制定ITRS。   再往后《国际半导体技术发展路线图》(2010)又呈现出如图1.3所示的形式。一方面继续沿着摩尔定律指引的方向,通过不断缩小器件的关键尺寸(CD)增大集成度,如图中纵轴的方向,即所谓的延续摩尔定律(More Moore’s aw)。这一维度的主要功能是进行数字内容的信息处理,可通过片上系统(SoC)的方式来提高集成电路的功能和性能。这类的特点是在工艺上要处理的图形尺寸特别微细和精准,而且要不断挑战物理的和化学的加工极限。目前,半导体产业界量产的特征尺寸已经到了7nm的技术代。现在正在研发的是5nm、3nm等技术代。继续下去就是所谓的超越(Beyond)互补金属氧化物半导体(CMOS),将会出现什么替代工艺、结构、材料等方案?可能的候选者有纳米管、量子器件、异质集成等。但是从产业量产的角度来评价,正如图中所绘,目前还都是“浮云”。另一个维度是多样化(Diversification)的形式,即所谓的超越摩尔定律(More than Moore)。主要是处理与人或环境交互的非数字变量,这类器件包括模拟/射频(RF)、无源元件、高压(HV)、功率器件、传感器、驱动器、生物芯片等。这类的特点是在工艺上要处理的图形特征尺寸不像数字信息那样微细和精准,采用的主要措施是系统级封装(SiP)显然,将纵向SoC和横向SiP两个维度的技术结合就可以通过强强联合,实现高附加值的系统产品。   2016年3月的报告将ITRS改名为国际器件及系统技术蓝图(IRDS)。它不再像过去那样偏重如何继续提升运算速度与效能,而是关注如何让芯片发展能更符合智能型手机、穿戴式装置与数据中心机器的需要[14]。标志着半导体集成电路发展从以往技术引领应用,转向应用驱动技术的发展模式。   1.3晶圆制造厂   半导体集成电路制造可以分为五大制造阶段:①晶圆制备,②晶圆制造,③晶圆测试,④装配与封装,⑤终测与考核试验。   1.3.1晶圆制备   晶圆制备阶段是从原材料开始,包括硅晶锭的生长、滚圆、切片、抛光、检验及包装,如图1.4所示。这部分通常是与晶圆制造商分开的。   (1)生长:将化学配比好的杂质(如磷或硼)与多晶桂料放入埚,通过;祸外装配的电炉丝加热,使其处于熔融状态;然后将一个特定晶向的耔晶与熔融桂液面接触,慢慢旋转提拉。拉制出满足晶圆直径规范的硅单晶锭。   (2)切掉不满足直径要求的两头,晶圆研磨滚圆使其直径一致,并严格符合国际半导体设备与材料组织(SEMI)规范要求。   (3)研磨为定位使用的平边(Flat)或凹槽(Notch)。   (4)切片(WaferSlicing):将晶圆从硅晶锭上切成一定厚度的晶圆片。   (5)倒角(Edge Rounding):使晶圆边缘平滑。   (6)晶圆研磨(Lipping)。   (7)晶圆刻蚀(WaferEtch)。   (8)晶圆抛光(Polishing)。   (9)晶圆检查:晶圆质量检查依据的是SEMI标准。   晶圆尺寸演变:集成电路制造所用的晶圆尺寸在不断地增大,晶圆直径往往代表一个集成电路制造厂(FAB)的水平指标。对应年代与*先进的晶圆直径有个大致关系,如表1.2所示。有人习惯用英制称呼,有人喜欢公制的说法,实际上二者是对等的。

商品评论(0条)
暂无评论……
书友推荐
本类畅销
编辑推荐
返回顶部
中图网
在线客服