中图网

>

电子通信

IC芯片设计中的静态时序分析实践

作者：[美]J.巴斯卡尔（J.Bhasker）

出版社：机械工业出版社出版时间：2022-07-01

开本： 16开 页数： 364

本类榜单：工业技术销量榜

中图价:¥94.5(7.0折) 定价 ~~¥135.0~~ 登录后可看到会员价

加入购物车收藏

运费6元，满39元免运费

?新疆、西藏除外

本类五星书更多>

>
湖南省志(1978-2002)?铁路志

湖南省志(1978-2002)?铁路志

¥70.6¥98
>
公路车宝典(ZINN的公路车维修与保养秘籍)

公路车宝典(ZINN的公路车维修与保养秘籍)

¥69.6¥120
>
晶体管电路设计(下)

晶体管电路设计(下)

¥28.6¥38
>
基于个性化设计策略的智能交通系统关键技术

基于个性化设计策略的智能交通系统关键技术

¥48.6¥68
>
德国克虏伯与晚清火:贸易与仿制模式下的技术转移

德国克虏伯与晚清火:贸易与仿制模式下的技术转移

¥21.8¥65
>
花样百出:贵州少数民族图案填色

花样百出:贵州少数民族图案填色

¥19.1¥45
>
识木:全球220种木材图鉴

识木:全球220种木材图鉴

¥159.6¥228

买过本商品的人还买了

真希望你也喜欢自己
房琪
¥16.9~~¥49.8~~
快乐就是哈哈哈哈哈插图纪念版
梁实秋
¥15.6~~¥52.0~~
Procreate手绘插画入门教程(我的iPad能画出全世界)
叶汁
¥40.5~~¥69.8~~
非暴力沟通(修订版)
[美] 马歇尔.卢森堡著，刘轶译
¥29.3~~¥59.8~~
零基础学Procreate萌物绘
兔豆尼老师
¥44.0~~¥69.8~~

商品详情
商品评论(0条)

中图价:¥94.5 加入购物车

版权信息
本书特色
内容简介
目录

IC芯片设计中的静态时序分析实践版权信息

ISBN：9787111706861
条形码：9787111706861 ; 978-7-111-70686-1
装帧：一般胶版纸
册数：暂无
重量：暂无
所属分类：
工业技术
>
电子通信

IC芯片设计中的静态时序分析实践本书特色

适读人群：数字电路设计工程师，ASIC设计师，芯片设计和ASIC时序验证专业人士，集成电路专业师生时序（Timing），时序，时序！这是数字电路工程师在设计一块半导体芯片时z需要关注的部分。时序是什么，它是怎么被描述的，它是怎么被验证（Verify）的？一个大型数字电路设计团队可能会花费数月来设计架构、进行迭代，以达到要求的时序目标。除了功能验证外，时序收敛（Timing Closure）也是一个里程碑，它决定了一块芯片什么时候可以被交付给半导体工厂（Foundry）生产。本书介绍了如何用静态时序分析（STA）为纳米级芯片进行时序验证。本书用通俗易懂的语言为初学者搭建了CMOS数字设计中静态时序分析(STA)的知识框架，开篇介绍了什么是STA以及为什么要进行STA；明确学习目标后，接下来讲解标准单元库和互连寄生参数——有了这两类知识，就可以计算单元延迟和线延迟；在搭建好STA环境后，就进入了真正的时序检查：建立时间和保持时间；随后进一步介绍了如何处理接口时序、如何处理串扰，以及验证的鲁棒性问题；*后，介绍了SDC、SDF、SPEF这3种常用的文件格式。本书对于时序分析工作提供了实践意义上的指导，适合常备案头，实时翻阅。

IC芯片设计中的静态时序分析实践内容简介

本书深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法，涉及了包括互连线模型、时序计算和串扰等影在内的响纳米级电路设计的时序的重要问题，并详细解释了在不同工艺、环境、互连工艺角和片上变化（OCV）下进行时序检查的方法。详细介绍了层次化块（Block）、全芯片及特殊IO接口的时序验证，并提供了SDC、SDF及SPEF格式的完整介绍。本书适合从事芯片设计和ASIC时序验证领域的专业人士，以及逻辑和芯片设计专业的学生和教师阅读。不管是刚开始使用静态时序分析，还是精通静态时序分析的专业人士，本书都是很好的教材或参考资料。

IC芯片设计中的静态时序分析实践目录

目录
译者的话
原书前言
第1章引言
1.1纳米级设计
1.2什么是STA
1.3为什么要进行STA
1.4设计流程
1.4.1CMOS数字设计
1.4.2FPGA设计
1.4.3异步设计
1.5不同阶段的STA
1.6STA的局限性
1.7功耗考虑
1.8可靠性考虑
1.9本书概要
第2章STA概念
2.1CMOS逻辑设计
2.1.1基本MOS结构
2.1.2CMOS逻辑门
2.1.3标准单元
2.2CMOS单元建模
2.3电平翻转波形
2.4传播延迟
2.5波形的转换率
2.6信号之间的偏移
2.7时序弧和单调性
2.8*小和*大时序路径
2.9时钟域
2.10工作条件
第3章标准单元库
3.1引脚电容
3.2时序建模
3.2.1线性时序模型
3.2.2非线性延迟模型
3.2.3阈值规范和转换率减免
IC芯片设计中的静态时序分析实践目录3.3时序模型——组合逻辑单元
3.3.1延迟和转换率模型
3.3.2常用组合逻辑块
3.4时序模型——时序单元
3.4.1同步检查：建立时间和保持时间
3.4.2异步检查
3.4.3传播延迟
3.5状态相关的时序模型
3.6黑箱(Black Box)的接口时序模型
3.7先进时序建模
3.7.1接收引脚电容
3.7.2输出电流
3.7.3串扰噪声分析模型
3.7.4其他噪声模型
3.8功耗建模
3.8.1动态功耗
3.8.2漏电功耗
3.9单元库中的其他属性
3.9.1面积规范
3.9.2功能规范
3.9.3SDF条件
3.10特征化和工作条件
3.10.1用k系数来减免
3.10.2库单位
第4章互连寄生参数
4.1互连线电阻、电感和电容
4.2线负载模型
4.2.1互连树
4.2.2指定线负载模型
4.3提取的寄生参数的表示方法
4.3.1详细标准寄生参数格式
4.3.2精简标准寄生参数格式
4.3.3标准寄生参数交换格式
4.4耦合电容的表示方法
4.5层次化设计方法
4.6减少关键线的寄生参数
第5章延迟计算
5.1概述
5.1.1延迟计算的基础
5.1.2带有互连线的延迟计算
5.2使用有效电容的单元延迟
5.3互连线延迟
5.4转换率融合
5.5不同的转换率阈值
5.6不同的电压域
5.7路径延迟计算
5.7.1组合逻辑路径计算
5.7.2到触发器的路径
5.7.3多路径
5.8裕量计算
第6章串扰和噪声
6.1概述
6.2串扰毛刺分析
6.2.1基础
6.2.2毛刺的类型
6.2.3毛刺的阈值和传播
6.2.4多侵害者的噪声累积
6.2.5侵害者的时序相关性
6.2.6侵害者的功能相关性
6.3串扰延迟分析
6.3.1基础
6.3.2正向串扰和负向串扰
6.3.3多侵害者的累积
6.3.4侵害者和受害者的时序相关性
6.3.5侵害者和受害者的功能相关性
6.4考虑串扰延迟的时序分析
6.4.1建立时间分析
6.4.2保持时间分析
6.5计算复杂度
6.6避免噪声的技术
第7章配置STA环境
7.1什么是STA环境
7.2指定时钟
7.2.1时钟不确定性
7.2.2时钟延迟
7.3生成时钟
7.3.1时钟门控单元输出端上的主时钟实例
7.3.2使用invert选项生成时钟
7.3.3生成时钟的时钟延迟
7.3.4典型的时钟生成场景
7.4约束输入路径
7.5约束输出路径
7.6时序路径组
7.7外部属性建模
7.7.1驱动能力建模
7.7.2电容负载建模
7.8设计规则检查
7.9虚拟时钟
7.10完善时序分析
7.10.1指定无效信号
7.10.2中断单元内部的时序弧
7.11点对点约束
7.12路径分割
第8章时序验证
8.1建立时间检查
8.1.1触发器到触发器的路径
8.1.2输入到触发器的路径
8.1.3触发器到输出的路径
8.1.4输入到输出的路径
8.1.5频率直方图
8.2保持时间检查
8.2.1触发器到触发器的路径
8.2.2输入到触发器的路径
8.2.3触发器到输出的路径
8.2.4输入到输出的路径
8.3多周期路径
8.4伪路径
8.5半周期路径
8.6移除时间检查
8.7恢复时间检查
8.8跨时钟域的时序
8.8.1慢速时钟域到快速时钟域
8.8.2快速时钟域到慢速时钟域
8.9实例
8.9.1半周期——例1
8.9.2半周期——例2
8.9.3快速时钟域到慢速时钟域
8.9.4慢速时钟域到快速时钟域
8.10多倍时钟
8.10.1整数倍
8.10.2非整数倍
8.10.3相移
第9章接口分析
9.1IO接口
9.1.1输入接口
9.1.2输出接口
9.1.3时序窗口内的输出变化
9.2SRAM接口
9.3DDR SDRAM接口
9.3.1读周期
9.3.2写周期
9.4视频DAC接口
第10章鲁棒性验证
10.1片上变化（OCV）
10.1.1在*差PVT情况下带有OCV分析
10.1.2保持时间检查的OCV
10.2时序借用
10.2.1没有时序借用的例子
10.2.2有时序借用的例子
10.2.3有时序违例的例子
10.3数据到数据检查
10.4非时序路径检查
10.5时钟门控检查
10.5.1高电平有效时钟门控
10.5.2低电平有效时钟门控
10.5.3用多路复用器进行时钟门控
10.5.4带时钟反相的时钟门控
10.6功耗管理
10.6.1时钟门控
10.6.2电源门控
10.6.3多种阈值单元
10.6.4阱偏置
10.7反标(Backannotation)
10.7.1SPEF
10.7.2SDF
10.8签核(Sign-Off)方法
10.8.1工作模式
10.8.2PVT工艺角
10.8.3多模式多工艺角分析
10.9统计静态时序分析
10.9.1工艺和互连偏差
10.9.2统计分析
10.10违例路径的时序
10.11验证时序约束
附录
附录A新思设计约束（SDC）
A.1基础命令
A.2对象访问命令
A.3时序约束
A.4环境命令
A.5多电压命令
附录B标准延迟格式(SDF)
B.1SDF是什么
B.2格式
B.2.1例子
B.3反标过程
B.3.1Verilog HDL
B.3.2VHDL
B.4映射例子
B.4.1传播延迟
B.4

展开全部

商品评论(0条)

写书评赚书币

暂无评论……

书友推荐