Xilinx FPGAÓ¦Óÿª·¢-(µÚ2°æ)

µÚ1Õ Ӳ¼þƽ̨¼°¼¯³É¿ª·¢»·¾³
ʵսÏîÄ¿1 ¼ü¿ØLEDµÆÁÁÃð
1£®1 FPGA¹¤×÷Ô­Àí¼°Ð¾Æ¬
1£®1£®1 FPGA¹¤×÷Ô­Àí
1£®1£®2 XilinxFPGAоƬ
1£®2 Ó²¼þ¿ª·¢Æ½Ì¨
1£®2£®1 ¿ª·¢°å³£Óýӿڵç·
1£®2£®2 VGA½Ó¿Úµç·
1£®2£®3 ʱÖÓµç·
1£®2£®4 FPGAÅäÖõç·
1£®2£®5 ¿ª·¢°åÒý½Å¶¨Òå
1£®3 ¼¯³É¿ª·¢»·¾³
1£®3£®1 »ùÓÚISEµÄ¿ª·¢Á÷³Ì
1£®3£®2 »ùÓÚVivadoµÄ¿ª·¢Á÷³Ì
1£®4 С½á
1£®5 Ï°Ìâ

µÚ2Õ HDLÓïÑÔ»ù´¡
ʵսÏîÄ¿2 Éè¼Æ1λȫ¼ÓÆ÷
2£®1 VerilogHDL»ù±¾³ÌÐò½á¹¹
ʵսÏîÄ¿3 Éè¼Æ3λÒÆλ¼Ä´æÆ÷
2£®2 VerilogHDLÓïÑÔµÄÊý¾ÝÀàÐͺÍÔËËã·û
2£®2£®1 ±êʶ·û
2£®2£®2 Êý¾ÝÀàÐÍ
2£®2£®3 ³£Á¿
2£®2£®4 ÔËËã·ûºÍ±í´ïʽ
ʵսÏîÄ¿4 Éè¼ÆÈýÈ˱í¾öµç·
2£®3 VerilogHDLÓïÑԵĽ¨Ä£ÐÎʽ
2£®3£®1 ½á¹¹ÃèÊöÐÎʽ
2£®3£®2 Êý¾ÝÁ÷ÃèÊöÐÎʽ
2£®3£®3 ÐÐΪÃèÊöÐÎʽ
2£®4 Verilog´úÂëÊéд¹æ·¶
2£®5 С½á
2£®6 Ï°Ìâ

µÚ3Õ ×éºÏÂß¼­µç·Éè¼ÆÓëÓ¦ÓÃ
ʵսÏîÄ¿5 Éè¼Æ»ù±¾Ãŵç·
3£®1 »ù±¾Ãŵç·
3£®1£®1 »ù±¾Ãŵç·Éè¼Æ
3£®1£®2 Ô¼ÊøÎļþ
3£®1£®3 ʹÓÃISim½øÐй¦ÄÜ·ÂÕæ
ʵսÏîÄ¿6 Éè¼Æ±È½ÏÆ÷µç·
3£®2 ±È½ÏÆ÷µç·
3£®2£®1 ±È½ÏÆ÷Éè¼Æ
3£®2£®2 ʹÓÃFPGAEditor²é¿´Ï¸½Ú
ʵսÏîÄ¿7 Éè¼Æ¶à·ѡÔñÆ÷µç·
3£®3 ¶à·ѡÔñÆ÷
3£®3£®1 ¶à·ѡÔñÆ÷Éè¼Æ
3£®3£®2 ʹÓÃPlanAhead¹æ»®Òý½Å
ʵսÏîÄ¿8 Éè¼Æ±àÂëÆ÷ºÍÒëÂëÆ÷µç·
3£®4 ±àÂëÆ÷ºÍÒëÂëÆ÷
3£®4£®1 ±àÂëÆ÷Éè¼Æ
3£®4£®2 ÒëÂëÆ÷Éè¼Æ
ʵսÏîÄ¿9 Éè¼ÆALUµç·
3£®5 ËãÊõÂß¼­µ¥ÔªALU
3£®5£®1 ALUÉè¼Æ
3£®5£®2 ʹÓÃDesignSummary¹¤¾ß
3£®6 С½á
3£®7 Ï°Ìâ
¡­¡­

µÚ4Õ ʱÐòÂß¼­µç·Éè¼ÆÓëÓ¦ÓÃ
µÚ5Õ һ°ã¼òµ¥½Ó¿Úµç·Éè¼ÆÓëÓ¦ÓÃ
µÚ6Õ ×ÛºÏÏîÄ¿Ó¦ÓÃ
µÚ7Õ ¼òÒ×CPUÉè¼Æ
²Î¿¼ÎÄÏ×