EDAÓ¦Óü¼Êõ

µÚ1Õ ¸ÅÊö
1£®1 EDA¼¼Êõ¼°ÆäÖØÒªÐÔ
1£®1£®1 EDA¼¼ÊõµÄʵÀýÒýÈë
1£®1£®2 EDA¼¼ÊõµÄ¸ÅÄî
1£®1£®3 EDA¼¼ÊõµÄÖØÒªÐÔ
1£®2 EDA¼¼ÊõµÄ֪ʶÌåϵ
1£®2£®1 ¿É±à³ÌÂß¼­Æ÷¼þ
1£®2£®2 Ó²¼þÃèÊöÓïÑÔ
1£®2£®3 EDA¹¤¾ßÈí¼þ
1£®3 EDA¼¼ÊõµÄÌصãºÍ·¢Õ¹Ç÷ÊÆ
1£®3£®1 EDA¼¼ÊõµÄÖ÷ÒªÌصã
1£®3£®2 EDA¼¼ÊõµÄ·¢Õ¹Ç÷ÊÆ
1£®4 רÓü¯³Éµç·
1£®4£®1 ASICµÄ¸ÅÄîºÍ·ÖÀà
1£®4£®2 ¿É±à³ÌASIC¼¼ÊõÕ¹Íû
±¾ÕÂС½á
˼¿¼ÌâÓëÏ°Ìâ

µÚ2Õ ¿É±à³ÌÂß¼­Æ÷¼þ
2£®1 ¸ÅÊö
2£®1£®1 ¿É±à³ÌÂß¼­Æ÷¼þµÄ·¢Õ¹Àú³Ì
2£®1£®2 ¿É±à³ÌÂß¼­Æ÷¼þµÄ·ÖÀà
2£®1£®3 PLDµÄ»ù±¾½á¹¹
2£®1£®4 PLDÂß¼­·ûºÅµÄ»­·¨ºÍÔ¼¶¨
2£®2 ¼òµ¥CPLD
2£®2£®1 CPLD
2£®2£®2 CPLD
2£®3 CPLDºÍFPGA
2£®3£®1 CPLDµÄ»ù±¾½á¹¹
2£®3£®2 FPGAµÄ»ù±¾½á¹¹
2£®3£®3 Altera¹«Ë¾Æ÷¼þ½éÉÜ
2£®4 ÔÚϵͳ¿É±à³ÌÂß¼­Æ÷¼þ
2£®4£®1 ÔÚϵͳ¿É±à³Ì¼¼ÊõµÄÌصã
2£®4£®2 ispLSIµÄ½á¹¹¼°ÏµÁÐÆ÷¼þ½éÉÜ
2£®4£®3 ispGDS½éÉÜ
2£®5 FPGAºÍCPLDµÄÓ¦ÓÃÑ¡Ôñ
2£®5£®1 FPGAºÍCPLDµÄÐÔÄܱȽÏ
2£®5£®2 FPGAºÍCPLDµÄÑ¡ÓÃÒÀ¾Ý
±¾ÕÂС½á
˼¿¼ÌâÓëÏ°Ìâ

µÚ3Õ EDA¹¤¾ßÈí¼þÓëÉè¼ÆÈëÃÅ
3£®1 EDAÉè¼ÆÁ÷³Ì
3£®1£®1 Éè¼ÆÊäÈë
3£®1£®2 Éè¼ÆʵÏÖ
3£®1£®3 Éè¼Æ·ÂÕæ
3£®1£®4 ±à³Ì»òÅäÖÃ
3£®2 CPLDºÍFPGAµÄ±à³ÌÓëÅäÖ÷½·¨
3£®2£®1 CPLDµÄISP·½Ê½±à³Ì
3£®2£®2 ʹÓÃPC²¢ÐпÚÅäÖÃFPGA
3£®2£®3 ÓÃרÓÃÅäÖÃÆ÷¼þÅäÖÃFPGA
3£®2£®4 ʹÓõ¥Æ¬»úÅäÖÃFPGA
3£®3 ³£ÓÃEDA¹¤¾ßÈí¼þ
3£®3£®1 MAX+plus¢ò¸ÅÊö
3£®3£®2 Lattice¹«Ë¾Éè¼ÆÈí¼þ¸ÅÊö
3£®3£®3 Quartus¢ò¸ÅÊö
3£®4 Quartus¢òÈí¼þµÄͼÐÎÓû§½çÃæ
3£®5 Quartus¢òµÄÔ­ÀíͼÊäÈëÉè¼ÆʾÀý
3£®5£®1 1λȫ¼ÓÆ÷µÄÉè¼Æ
3£®5£®2 1λȫ¼ÓÆ÷µÄ²ã´Î»¯Éè¼Æ·½·¨
3£®5£®3 ×ܽáÓë²¹³ä˵Ã÷
±¾ÕÂС½á
˼¿¼ÌâÓëÏ°Ìâ
¡­¡­
µÚ4Õ VHDLÓ²¼þÃèÊöÓïÑÔ
µÚ5Õ ³£ÓÃVHDLÉè¼ÆʵÀý
µÚ6Õ Quartus¢òÈí¼þʹÓýø½×
µÚ7Õ EDA¼¼Êõ×ÛºÏÓ¦ÓÃÉè¼ÆʵÀý
µÚ8Õ EDAʵÑ鿪·¢ÏµÍ³ÓëʵÑé
²Î¿¼ÎÄÏ×