EDA¼¼Êõ¼°Ó¦ÓÃ:VHDL°æ

µÚ1Õ ¸ÅÊö
1£®1 µç×ÓÉè¼Æ×Ô¶¯»¯¼¼Êõ¼ò½é
1£®2 VHDLÓïÑÔ¼ò½é
1£®3 FPGA¿ª·¢Á÷³Ì
1£®4 FPGAÆ÷¼þÔ­Àí
1£®5 FPGA¿ª·¢¹¤¾ß

µÚ2Õ VHDL³ÌÐò½á¹¹
2£®1 VHDL³ÌÐòÕûÌå½á¹¹
2£®2 ¿â
2£®3 ʵÌå
2£®4 ½á¹¹Ìå
2£®5 ³ÌÐò°ü
2£®6 ÅäÖÃ

µÚ3ÕÂ VHDL»ù´¡
3£®1 Êý¾ÝÀàÐÍ
3£®2 ÔËËã²Ù×÷·û
3£®3 ÊôÐÔ

µÚ4Õ ²¢·¢Óï¾ä
4£®1 ²¢ÐÐÖ´ÐÐÓë˳ÐòÖ´ÐÐ
4£®2 ²¢ÐÐÐźŸ³ÖµÓï¾ä
4£®3 ʵÌå˵Ã÷Óï¾ä
4£®4 ²ÎÊý´«µÝÓ³ÉäÓï¾ä
4£®5 ¶Ë¿Ú˵Ã÷Óï¾ä
4£®6 ¿éÓï¾ä½á¹¹
4£®7 Ôª¼þÀý»¯Óï¾ä
4£®8 Éú³ÉÓï¾ä
4£®9 REPORTÓï¾ä
4£®10 ¶ÏÑÔÓï¾ä

µÚ5Õ ˳ÐòÓï¾ä
5£®1 PROCESSÓï¾ä
5£®2 IFÓï¾ä
5£®3 CASEÓï¾ä
5£®4 WAITÓï¾ä
5£®5 LOOPÓï¾ä
5£®6 NULLÓï¾ä
5£®7 RETURNÓï¾ä
5£®8 ʹÓÃ˳Ðò´úÂëÉè¼Æ×éºÏÂß¼­µç·
Ï°Ìâ

µÚ6Õ VHDL×Ó³ÌÐò
6£®1 VHDLº¯Êý
6£®2 VHDL¹ý³Ì
6£®3 ×Ó³ÌÐòµ÷ÓÃÓï¾ä
Ï°Ìâ

µÚ7Õ Êý¾Ý¶ÔÏó
7£®1 ³£Á¿
7£®2 ±äÁ¿
7£®3 ÐźÅ
7£®4 ÐźźͱäÁ¿µÄ±È½Ï
7£®5 ÐźŸ³ÖµÌصãÓ¦ÓÃʵÀý
Ï°Ìâ

µÚ8Õ ״̬»ú
8£®1 ״̬»úÉè¼Æ
8£®2 Moore״̬»ú
8£®3 Mealy״̬»ú
8£®4 ״̬±àÂë
Ï°Ìâ

µÚ9Õ Éè¼ÆʵÀý
9£®1 ½»Í¨µÆ¿ØÖÆÆ÷
9£®2 Êý×ÖÃë±í
9£®3 ÐòÁмì²âÆ÷
9£®4 ×Ô¶¯ÊÛ»õ»ú
9£®5 Êý×ÖʱÖÓÉè¼Æ
9£®6 VGAͼÏñÏÔʾ¿ØÖÆÆ÷Éè¼Æ
9£®7 Êý¾Ý²É¼¯µç·ºÍ¼òÒ״洢ʾ²¨Æ÷Éè¼Æ
9£®8 Ñ­»·ÈßÓàУÑéËã·¨µÄÉè¼ÆÓëʵÏÖ