超值优惠券
¥50
满100可用 有效期2天

全场图书通用（淘书团除外）

 
不再提示
关闭
图书盲袋，以书为“药”
26周年店庆|每满88减40，到手低至1元
欢迎光临中图网 请 | 注册
搜索
搜索全部
  • 搜索全部
  • 书名
  • 作者
  • 出版社
  • ISBN
高级搜索
我身体里的人造星星乡间的日常情感勒索神秘的黑猫
  • 合成诗经
  • 新人领礼券
  • 新用户注册领10元
中图网
>
计算机/网络
>
计算机教材
计算机组成原理实验教程
分享

计算机组成原理实验教程

作者：关桂霞、朱晓燕、王晶
出版社：清华大学出版社出版时间：2018-11-01
开本： 16开 页数： 168
本类榜单：计算机/网络销量榜
中 图 价:¥32.8(8.4折) 定价  ¥39.0 登录后可看到会员价
加入购物车 收藏
运费6元，满39元免运费
?新疆、西藏除外
本类五星书更多>
中图价:¥32.8 加入购物车
洞明世事，从读书开始 淘书团

计算机组成原理实验教程 版权信息

  • ISBN：9787302504566
  • 条形码：9787302504566 ; 978-7-302-50456-6
  • 装帧：一般纯质纸
  • 册数：暂无
  • 重量：暂无
  • 所属分类：
    计算机/网络
    >
    计算机教材

计算机组成原理实验教程 本书特色

采用模块化、自底向上的设计方法将原理图设计与抽象的硬件语言描述相结合，更适合普通高校的学生参考。本书内容编排上由浅入深、由易到难，符合初学者的认知规律，使初学者能够根据实验指导顺利完成典型指令的CPU设计。 通过实验，让你掌握计算机组成原理及设计

计算机组成原理实验教程 内容简介

本书根据计算机组成原理课堂教学的需求，以培养学生计算机系统设计能力为目的，详细介绍了针对MIPS指令子集的单周期CPU、多周期CPU以及5级流水线CPU的具体设计过程，展示了利用Logisim和Verilog两种方法进行功能部件的设计以及组装CPU的具体方法。 本书的教学内容反映了当前CPU设计的主流方法，特色在于采用模块化、自底向上的设计方法将原理图设计与抽象的硬件语言描述相结合，更适合普通高校的学生参考。本书内容编排上由浅入深、由易到难，符合初学者的认知规律，使初学者能够根据实验指导顺利完成典型指令的CPU设计。通过本书的学习，读者还可以掌握利用Logisim进行逻辑设计的方法以及利用FPGA开发的设计流程。 本书可作为应用型普通高校计算机专业“计算机组成原理”课程配套的实验教材，也可作为计算机系统设计爱好者的参考用书。

计算机组成原理实验教程 目录

目录
第1章处理器设计/1
1.1MIPS指令系统1
1.1.1MIPS指令格式1
1.1.2MIPS寄存器2
1.1.3MIPS的指令集选择2
1.2MIPS CPU设计12
1.2.1单周期CPU设计12
1.2.2多周期CPU设计23
1.2.35级流水线CPU设计31
1.3MIPS的中断处理41
1.3.1MIPS的协处理器42
1.3.2MIPS的中断处理43
第2章硬件平台/44
2.1概述44
2.1.1Minisys开发板资源44
2.1.2主芯片XC7A100T的关键资源45
2.2板上存储器45
2.2.1DDR3 SDRAM46
2.2.2SRAM47
2.2.3非易失的串行Flash48
2.3FPGA配置48
2.4基本I/O 49
2.4.1拨码开关与LED灯49
2.4.2按键开关50
2.4.37段数码管50
2.5其他接口52
2.5.1时钟52
2.5.24×4矩阵键盘53
2.5.3VGA模块53〖1〗计算机组成原理实验教程目录[3]〖3〗
2.5.4蜂鸣器54
2.5.5麦克风54
2.5.6USBUART桥54
2.5.7以太网54
2.5.8EJTAG接口55
第3章开发环境/57
3.1Logisim57
3.1.1设计分析57
3.1.2设计过程57
3.1.3仿真测试62
3.1.4封装电路64
3.1.5电路应用65
3.2Mars 66
3.2.1打开Mars66
3.2.2编写汇编程序67
3.2.3汇编67
3.2.4运行并调试68
3.3Vivado69
3.3.1FPGA开发流程69
3.3.2设计实例70
第4章基础实验/92
4.1多路选择器的设计与实现92
4.1.1用Logisim实现2选1 多路选择器93
4.1.2用Verilog语言设计2位数据的2选1多路选择器98
4.2运算器的设计与实现118
4.2.1算术逻辑单元的设计与实现118
4.2.2寄存器文件的设计与实现127
4.3存储器的设计与实现133
4.3.1Logisim模拟存储器扩展133
4.3.2存储器的IP核实现137
4.4单周期CPU的设计与实现144
4.4.1MIPS汇编程序144
4.4.2单周期CPU的设计与实现149
第5章拓展实验/156
5.1多周期CPU的设计与实现156
5.25级流水线CPU设计与实现164
5.3支持中断的多周期CPU设计与实现166
参考文献/169
展开全部

计算机组成原理实验教程 节选

第3章开 发 环 境本章对本书中实验所涉及的开发软件Logisim、Mars和Vivado进行简要的介绍。 3.1Logisim Logisim是一款简单易用的数字逻辑电路的设计、仿真软件。本节以数字系统中常用的24译码器电路设计为例，详细介绍Logisim软件的设计过程。 3.1.1设计分析 24译码器有2个输入端、4个输出端和1个使能端。当使能端为有效电平时，对应的输出端只有一个有效，其余均为无效电平。具体来说，2个输入变量(A、B)共有4种组合状态，因此译码器有4个输出信号(Y3～Y0)。假定使能端E、输出Y3～Y0均为低电平有效，则24译码器各输出端的逻辑表达式为0=··;1=··B;2=·A·;3=·A·B3.1.2设计过程 打开Logisim软件，如图3.1所示，Logisim用户界面主要由菜单栏、工具栏、元件库、属性区、编辑区和缩放区构成。 图3.1Logisim用户界面 菜单栏： 主要包括文件(File)、编辑(Edit)、工程(Project)、仿真(Simulate)、窗口(Window)和帮助(Help)6个下拉菜单。其使用方法和常用的Windows软件类似。 工具栏： 主要包含了常用命令的快捷按钮。灵活运用工具栏可以极大地方便用户在Logisim中的操作。 元件库： 提供了数字系统逻辑设计中常用的部件，包括基本的门单路(Gates)、连线(Wiring)、编/译码器(Plexers)、算术单元(Arithmetic)、存储器(Memory)、输入/输出(Input/Output)以及基本工具(Base)。Logisim软件自带的库中包含了绘制原理图用到的一些常用的基本元件。利用这些元件，可以完成大部分逻辑设计。对于一些复杂数字系统的设计，可以先利用这些常用元件设计逻辑子电路，然后再进行系统级设计。 属性区： 显示或修改被选中元件的属性。 编辑区： 逻辑设计绘图区。 缩放区： 放大/缩小编辑区。〖1〗计算机组成原理实验教程第3章开发环境[3]〖3〗1. 创建工程 选择菜单栏中的Project→Add Circuit命令，并在弹出的窗口中输入电路名称decode24，然后单击“确定”按钮，如图3.2所示。 图3.2创建工程 2. 添加元件 从上面的分析过程得知，24译码器需要用到与非门和非门两类逻辑元件。展开Logisim用户界面左侧的Gates菜单，单击NAND Gate，拖动鼠标将选中的与非门移入右侧编辑区，并放置在适当的位置，如图3.3所示。 图3.3添加元件 如图3.4所示，单击编辑区中的与非门，在界面左下方的属性区Selection中会自动出现选中模块的默认参数。根据不同设计要求，可以修改元件的属性。对于24译码器的设计，需要三输入的与非门，所以将Number Of Inputs设为3，元件标号Lable定义为u1，其余设置保持不变。 图3.4元件参数设置 其他与非门、非门的放置与参数设置和以上情况类似。如图3.5所示，依次将24译码器要用到的3个与非门和3个非门摆放在编辑区的合理位置。 图3.5元件布局 3. 添加输入/输出端口 单击工具栏中的放置输入端口，单击放置输出端口。也可以展开用户界面左侧的Wiring菜单选择图标，该图标默认为输入端口。如图3.6所示，可以通过相应的属性修改为输出端口。 图3.6添加输出端口 单击工具栏中的，放置E、A、B 3个输入端口，并在相应的属性栏中修改其名称。单击工具栏中的，放置Y3～Y0 4个输出端口，同样并在相应的属性栏中修改其名称。 通过修改某一元件属性Selection中的Facing选择项，可改变该元件的端口朝向。输入、输出端口布局如图3.7所示。 图3.7输入、输出端口布局 4. 连线 添加完所有的元件后，就可以连线了。将鼠标移至某一元件端口(注意： 出现绿色小圆圈)，即可从此点引出连线，按住鼠标左键，连线会延长，松开后连线被保留下来。选中某一段连线，按键盘中的Delete键或BackSpace键就可以将其删除。如图3.8所示，*终完成24译码器的设计。单击工具栏中的，可以进行文本编辑，对设计的逻辑电路进行文本说明。 图3.824译码器逻辑图 提示：  建议在电路设计过程中先放置元件，后连线。  在编辑()状态，当鼠标为一个小绿圆圈时，单击它开始画线。  连线的起点、终点很重要，必须是对应元件上的“小圆点”处。  电路设计过程中，有时发现有些连线是蓝色或灰色的，这不是大问题，但是在完成设计以后，如果还有蓝色或灰色的连线，就说明肯定有错误发生。  正确完成连线后，所有的连线颜色都应该自动变成亮绿或者暗绿色。如果为其他颜色，请参考Logisim环境下线条颜色的说明检查并修改连线。Logisim环境下，线条颜色说明如下。 灰色： 可以说是无用线，与任何器件都没有连接。 蓝色： 1bit数据线，悬空，没有驱动。 暗绿色： 逻辑0。 亮绿色： 逻辑1。 黑色： 多位逻辑线。 红色： 错误的逻辑值。出现这种情况一般是： 逻辑门没有输入或输入不正确，导致输出有问题；或者两个器件的输出同时连接到该线。 橙色： 线宽不匹配，这是*常出现的一种错误。 图3.9中，由于u2器件的a输入端为悬空状态，所以输出显示为红色。 图3.9输入悬空 图3.10中，由于u2器件的a输入端为不确定状态X，所以输出也显示为红色。 图3.10输入逻辑不正确 图3.11中，由于u2器件的a输入端同时接收u4、u5的输出驱动，所以导致u2器件的输出为红色。 图3.11两个器件同时驱动 将图3.11中u2器件的a输入引脚与输入信号x连接后，不正确的颜色(红色)连线自动变为正确的颜色(暗绿色、亮绿色)，如图3.12所示。 图3.12修改正确的电路 3.1.3仿真测试 如图3.13所示，选择工具栏中的手型标志(鼠标移至此处时会出现Change values within circuit(Ctrl1)字样)，将编辑状态改为测试状态。选中某一输入模块，单击鼠标改变输入模块(Pin)的值，就可以实时观察测试的结果。(注意： 一般输入有0、1、X 3种状态，其中X为高阻态，也可以设置Selection的Threestate选项，取消三态。) 图3.13选择测试状态 例如，将E设为1、A设为0、B设为0时，测试结果如图3.14所示。 图3.14测试过程(E=1为无效状态) 图3.14表示24译码器使能端无效(E=1)时，4个输出端(Y3～Y0)均为无效状态(全为1)。当使能端有效(E=0)、AB=00时，对24译码器测试的结果如图3.15所示。 图3.15测试结果(E=0, AB=00) 按照上述方法对24译码器的功能进行全面测试，测试结果与24译码器的功能如果不符，请检查设计的正确性。

商品评论(0条)
写书评 赚书币
暂无评论……
书友推荐
本类畅销
编辑推荐
返回顶部
新手上路
新用户指引
注册用户 更改注册信息
购物常见问题
关于特价书的常见问题
购买问题
订单跟踪
付款方式
账户余额  申请提现
配送方式及费用、范围
集团购买
售后服务
退换货流程
投诉与建议
特色服务
会员等级与书币
中图网书馨卡
邀请好友购买返10元礼包
其他信息
本站简介
联系我们
招聘英才
网站联盟
友情链接
微信公众号
中图网微信
中图网微博
中图网微博
手机中图网
手机中图网
中图网
诚信认证 电子商务诚信单位认证

京ICP备09013606号-3京信市监发[2002]122号海淀公安分局备案编号：1101083394

营业执照出版物经营许可证 京出发京批字第直110071

在线客服