FPGAÉè¼Æ¼°Ó¦ÓÃ(µÚ3°æ)

µÚ1Õ Ð÷ÂÛ
1£®1 EDA·¢Õ¹Àú³Ì
1£®2 ¿É±à³ÌÂß¼­Æ÷¼þµÄ»ù±¾½á¹¹
1£®2£®1 ASICµÄ·ÖÀà
1£®2£®2 SPLD»ù±¾½á¹¹
1£®2£®3 CPLD»ù±¾½á¹¹
1£®2£®4 FPGA»ù±¾½á¹¹
1£®2£®5 FPGAÓëCPLDµÄ±È½Ï
1£®2£®6 PLD³§É̽éÉÜ
1£®3 ¿É±à³ÌÂß¼­Æ÷¼þµÄÉè¼Æ
1£®3£®1 Éè¼Æ·½·¨
1£®3£®2 Éè¼ÆÁ÷³Ì
1£®3£®3 »ùÓÚIPµÄÉè¼Æ

µÚ2Õ Altera¿É±à³ÌÂß¼­Æ÷¼þ
2£®1 ¸ÅÊö
2£®2 FPGA
2£®2£®1 ¸ß¶ËFPGAÆ÷¼þStratix¢ô
2£®2£®2 ¸ß¶ËFPGAÆ÷¼þStratix¢õ
2£®2£®3 µÍ³É±¾FPGAÆ÷¼þCyclone¢ó
2£®2£®4 µÍ³É±¾FPGAÆ÷¼þCyclone¢ô
2£®2£®5 ÖжËFPGAÆ÷¼þArria¢ò
2£®3 CPLD
2£®3£®1 MAX3000AÆ÷¼þ
2£®3£®2 MAXIIÆ÷¼þ
2£®4 ½á¹¹»¯ASIC
2£®4£®1 ¼òÊö
2£®4£®2 HardCopyϵͳ¿ª·¢Á÷³Ì
2£®4£®3 HardCopyVÆ÷¼þ
2£®5 ³ÉÊìÆ÷¼þ

µÚ3Õ Ӳ¼þÃèÊöÓïÑÔ
3£®1 Ó²¼þÃèÊöÓïÑÔ¸ÅÊö
3£®2 VHDL³ÌÐòµÄ»ù±¾½á¹¹
3£®2£®1 ʵÌå˵Ã÷
3£®2£®2 ½á¹¹Ìå
3£®2£®3 ÅäÖÃ
3£®2£®4 ¿â
3£®2£®5 ³ÌÐò°ü
3£®3 VHDLµÄÃèÊö·½·¨
3£®3£®1 ±êʶ·û
3£®3£®2 ´Ê·¨µ¥Ôª
3£®3£®3 Êý¾Ý¶ÔÏó
3£®3£®4 Êý¾ÝÀàÐÍ
3£®3£®5 ²Ù×÷ÔËËã·û
3£®4 VHDLµÄ³£ÓÃÓï¾ä
3£®4£®1 ²¢ÐÐÓï¾ä
3£®4£®2 ˳ÐòÓï¾ä

µÚ4Õ Quartus¢ò¼¯³É»·¾³
4£®1 ¸ÅÊö
4£®2 Quartus¢òµÄ°²×°
4£®3 Quarrus¢ò10£®0ͼÐÎÓû§½çÃæ
4£®4 Éè¼ÆÊäÈë
4£®4£®1 ´´½¨Ò»¸öÐµĹ¤³Ì
4£®4£®2 ¶¥²ãʵÌåÎļþµÄ½¨Á¢
4£®4£®3 ×ÓÄ£¿éÎļþµÄ½¨Á¢
4£®5 ±àÒëÉè¼Æ
4£®5£®1 ±àÒëÉèÖÃ
4£®5£®2 Ö´ÐÐÍêÕûµÄ±àÒë
4£®5£®3 Òý½Å·ÖÅä
4£®5£®4 ²é¿´ÊÊÅä½á¹û
4£®6 ʱÐò·ÖÎö
4£®6£®1 ´«Í³Ê±Ðò·ÖÎöÆ÷
4£®6£®2 ´ò¿ªTimeQuestʱÐò·ÖÎöÆ÷
¡­¡­

µÚ5Õ Quartus¢òÖеÄÔªÆ÷¼þ¿â
µÚ6Õ AlteraÆ÷¼þ±à³ÌÓëÅäÖÃ
µÚ7Õ FPGAÉè¼ÆÖеĻù±¾ÎÊÌâ
µÚ8Õ FPGAµç·Éè¼ÆʵÀý

¸½Â¼A ÎļþµÄºó׺
¸½Â¼B Ïà¹ØÍøÖ·¼ìË÷

²Î¿¼ÎÄÏ×