扫一扫
关注中图网
官方微博
本类五星书更多>
-
>
决战行测5000题(言语理解与表达)
-
>
软件性能测试.分析与调优实践之路
-
>
第一行代码Android
-
>
深度学习
-
>
Unreal Engine 4蓝图完全学习教程
-
>
深入理解计算机系统-原书第3版
-
>
Word/Excel PPT 2013办公应用从入门到精通-(附赠1DVD.含语音视频教学+办公模板+PDF电子书)
32位嵌入式微处理器原理及应用 版权信息
- ISBN：9787512401303
- 条形码：9787512401303 ; 978-7-5124-0130-3
- 装帧：暂无
- 册数：暂无
- 重量：暂无
- 所属分类：>
32位嵌入式微处理器原理及应用 本书特色
本书是“高等学校通用教材”之一，全书共分7个章节，主要对32位嵌入式微处理器原理及应用知识作了介绍，具体内容包括s+core 7体系结构、s+core 7指令系统、spce3200使用指南、spce3200功能部件、spce3200开发系统介绍等。该书可供各大专院校作为教材使用，也可供从事相关工作的人员作为参考用书使用。
32位嵌入式微处理器原理及应用 内容简介
本书共分七章。主要介绍了spce3200为内核的s+core 7体系结构、指令系统；spce3200的使用指南、功能部件、系统开发和spce3200的应用实例。
书中所含内容丰富、讲解由浅入深，通俗易懂，并附有大量的图示和程序，具有很强的实用性和指导性。
本书适用于爱好单片机专业的各大中专院校的师生教学，也选用于工程实践的科技工作者阅读与参考。
32位嵌入式微处理器原理及应用 目录
第1章 s+core 7体系结构
1.1 s+core 7简介
1.2 s+core 7特点
1.3 体系结构直接支持的数据类型
1.4 处理器模式
1.5 内部寄存器
1.5.1 概述
1.5.2 通用寄存器
1.5.3 用户自定义引擎寄存器
1.5.4 特殊功能寄存器
1.5.5 控制寄存器
1.6 异常
1.6.1 异常原因
1.6.2 异常处理流程
1.6.3 异常优先级
1.6.4 异常向量
1.6.5 各种异常描述
1.7 缓存简介
1.7.1 指令cache
1.7.2 数据cache
1.7.3 存储器一致性
1.8 指令存储器和数据存储器
1.8.1 指令存储器
1.8.2 数据存储器
1.9 片上调试
第2章 s+core 7指令系统
2.1 概述
2.2 指令格式与编码
2.3 32位指令集
2.3.1 装载与存储指令
2.3.2 数据处理指令
2.3.3 分支指令
2.3.4 特殊指令
2.3.5 协处理器指令
2.4 16位指令集
2.4.1 装载与存储指令
2.4.2 数据处理指令
2.4.3 跳转与分支指令
2.4.4 特殊指令
2.4.5 并行条件执行
2.5 合成指令集
2.6 s+core 7处理器的gnu编译器
2.6.1 s+core 7 c编译器参数
2.6.2 s+core 7 c编译器的基本数据类型
2.6.3 s+core 7 c编译器的函数调用约定
2.7 s+core 7处理器的gnu汇编器
2.7.1 s+core 7 c汇编器参数
2.7.2 汇编语言语法
2.7.3 汇编器伪指令
2.7.4 段及其重定位
2.8 s+core 7处理器的gnu链接器
第3章 spce3200使用指南
3.1简介
3.1.1 概述
3.1.2 spce3200特性
3.2 引脚信息
3.2.1 spce3200的引脚分布
3.2.2 spce3200的引脚描述
3.3 结构概述
3.4 存储器分配
3.5 存储器映射
3.6 锁相环pll与时钟发生器ckg
3.6.1 锁相环pll
3.6.2 时钟发生器ckg
3.6.3 寄存器描述
3.6.4 系统时钟调整
3.7 中断控制器
3.7.1 概述
3.7.2 特性
3.7.3 中断源
3.7.4 结构框图
3.7.5 寄存器描述
3.7.6 中断机制
3.7.7 应用举例
3.8 存储器接口单元
3.9 apb总线dma
3.10 启动代码
3.10.1 文件组成
3.10.2 *prog.ld
3.10.3 *startup.s
3.10.4 启动代码工作流程
第4章 spce3200功能部件
4.1 通用i/o口
4.1.1 概述
4.1.2 引脚描述
4.1.3 结构
4.1.4 寄存器描述
4.1.5 基本操作
4.2 定时器
4.2.1 概述
4.2.2 特性
4.2.3 引脚描述
4.2.4 结构
4.2.5 寄存器描述
4.2.6 基本操作
4.2.7 注意事项
4.3 实时时钟
4.3.1 概述
4.3.2 特征
4.3.3 寄存器描述
4.3.4 基本操作
4.3.5 应用举例
4.4 时基
4.4.1 概述
4.4.2 结构
4.4.3 寄存器描述
4.4.4 基本操作
4.4.5 应用举例
4.5 看门狗
4.5.1 概述
4.5.2 特性
4.5.3 结构
4.5.4 寄存器描述
4.5.5 基本操作
4.5.6 注意事项
4.6 睡眠与唤醒
4.6.1 睡眠
4.6.2 睡眠相关寄存器
4.6.3 唤醒
4.6.4 键唤醒相关寄存器
4.6.5 应用举例
4.7 模/数转换器
4.7.1 概述
4.7.2 特性
4.7.3 引脚描述
4.7.4 结构框图
4.7.5 寄存器描述
4.7.6 基本操作
4.7.7 注意事项
4.8 通用异步串行通信模块
4.8.1 概述
4.8.2 特性
4.8.3 引脚描述
4.8.4 结构框图
4.8.5 寄存器描述
4.8.6 基本操作
4.8.7 注意事项
4.9 串行外围接口
4.9.1 概述
4.9.2 特性
4.9.3 引脚描述
4.9.4 结构框图
4.9.5 spi描述
4.9.6 寄存器描述
4.9.7 基本操作
4.9.8 注意事项
4.10 标准的硬件接口
4.10.1 概述
4.10.2 特性
4.10.3 引脚描述
4.10.4 结构框图
4.10.5 i2c描述
4.10.6 寄存器描述
4.10.7 基本操作
4.10.8 注意事项
4.11 sio控制器
4.11.1 概述
4.11.2 特性
4.11.3 引脚描述
4.11.4 结构
4.11.5 寄存器描述
4.11.6 基本操作
4.11.7 注意事项
4.12 nor型flash控制器
4.12.1 概述
4.12.2 特性
4.12.3 引脚描述
4.12.4 寄存器描述
4.12.5 基本操作
4.13 tft lcd控制器
4.13.1 概述
4.13.2 特性
4.13.3 引脚描述
4.13.4 寄存器描述
4.13.5 基本操作
第5章 spce3200开发系统介绍
5.1 spce3200实验仪
5.1.1 功能特点
5.1.2 硬件原理
5.2 s+core ide集成开发环境
5.2.1 工程的编辑
5.2.2 工程的调试
5.3 应用举例
第6章 spce3200应用实例
6.1 原理概述
6.2 应用分析
6.3 硬件电路
6.4 程序设计
6.4.1 主程序
6.4.2 软件fifo管理程序
6.4.3 uart收发程序
6.4.4 rtc控制及日期计算程序
6.4.5 nor型flash操作程序
6.4.6 命令获取和分配程序
6.4.7 命令处理程序
第7章 附录
7.1 常用术语、缩写和约定解释
7.1.1 术语
7.1.2 缩写
7.1.3 约定
7.2 cpu内核寄存器速查表
7.3 硬件模块寄存器速查表
7.4 汇编指令速查表
7.5 伪指令速查表
1.1 s+core 7简介
1.2 s+core 7特点
1.3 体系结构直接支持的数据类型
1.4 处理器模式
1.5 内部寄存器
1.5.1 概述
1.5.2 通用寄存器
1.5.3 用户自定义引擎寄存器
1.5.4 特殊功能寄存器
1.5.5 控制寄存器
1.6 异常
1.6.1 异常原因
1.6.2 异常处理流程
1.6.3 异常优先级
1.6.4 异常向量
1.6.5 各种异常描述
1.7 缓存简介
1.7.1 指令cache
1.7.2 数据cache
1.7.3 存储器一致性
1.8 指令存储器和数据存储器
1.8.1 指令存储器
1.8.2 数据存储器
1.9 片上调试
第2章 s+core 7指令系统
2.1 概述
2.2 指令格式与编码
2.3 32位指令集
2.3.1 装载与存储指令
2.3.2 数据处理指令
2.3.3 分支指令
2.3.4 特殊指令
2.3.5 协处理器指令
2.4 16位指令集
2.4.1 装载与存储指令
2.4.2 数据处理指令
2.4.3 跳转与分支指令
2.4.4 特殊指令
2.4.5 并行条件执行
2.5 合成指令集
2.6 s+core 7处理器的gnu编译器
2.6.1 s+core 7 c编译器参数
2.6.2 s+core 7 c编译器的基本数据类型
2.6.3 s+core 7 c编译器的函数调用约定
2.7 s+core 7处理器的gnu汇编器
2.7.1 s+core 7 c汇编器参数
2.7.2 汇编语言语法
2.7.3 汇编器伪指令
2.7.4 段及其重定位
2.8 s+core 7处理器的gnu链接器
第3章 spce3200使用指南
3.1简介
3.1.1 概述
3.1.2 spce3200特性
3.2 引脚信息
3.2.1 spce3200的引脚分布
3.2.2 spce3200的引脚描述
3.3 结构概述
3.4 存储器分配
3.5 存储器映射
3.6 锁相环pll与时钟发生器ckg
3.6.1 锁相环pll
3.6.2 时钟发生器ckg
3.6.3 寄存器描述
3.6.4 系统时钟调整
3.7 中断控制器
3.7.1 概述
3.7.2 特性
3.7.3 中断源
3.7.4 结构框图
3.7.5 寄存器描述
3.7.6 中断机制
3.7.7 应用举例
3.8 存储器接口单元
3.9 apb总线dma
3.10 启动代码
3.10.1 文件组成
3.10.2 *prog.ld
3.10.3 *startup.s
3.10.4 启动代码工作流程
第4章 spce3200功能部件
4.1 通用i/o口
4.1.1 概述
4.1.2 引脚描述
4.1.3 结构
4.1.4 寄存器描述
4.1.5 基本操作
4.2 定时器
4.2.1 概述
4.2.2 特性
4.2.3 引脚描述
4.2.4 结构
4.2.5 寄存器描述
4.2.6 基本操作
4.2.7 注意事项
4.3 实时时钟
4.3.1 概述
4.3.2 特征
4.3.3 寄存器描述
4.3.4 基本操作
4.3.5 应用举例
4.4 时基
4.4.1 概述
4.4.2 结构
4.4.3 寄存器描述
4.4.4 基本操作
4.4.5 应用举例
4.5 看门狗
4.5.1 概述
4.5.2 特性
4.5.3 结构
4.5.4 寄存器描述
4.5.5 基本操作
4.5.6 注意事项
4.6 睡眠与唤醒
4.6.1 睡眠
4.6.2 睡眠相关寄存器
4.6.3 唤醒
4.6.4 键唤醒相关寄存器
4.6.5 应用举例
4.7 模/数转换器
4.7.1 概述
4.7.2 特性
4.7.3 引脚描述
4.7.4 结构框图
4.7.5 寄存器描述
4.7.6 基本操作
4.7.7 注意事项
4.8 通用异步串行通信模块
4.8.1 概述
4.8.2 特性
4.8.3 引脚描述
4.8.4 结构框图
4.8.5 寄存器描述
4.8.6 基本操作
4.8.7 注意事项
4.9 串行外围接口
4.9.1 概述
4.9.2 特性
4.9.3 引脚描述
4.9.4 结构框图
4.9.5 spi描述
4.9.6 寄存器描述
4.9.7 基本操作
4.9.8 注意事项
4.10 标准的硬件接口
4.10.1 概述
4.10.2 特性
4.10.3 引脚描述
4.10.4 结构框图
4.10.5 i2c描述
4.10.6 寄存器描述
4.10.7 基本操作
4.10.8 注意事项
4.11 sio控制器
4.11.1 概述
4.11.2 特性
4.11.3 引脚描述
4.11.4 结构
4.11.5 寄存器描述
4.11.6 基本操作
4.11.7 注意事项
4.12 nor型flash控制器
4.12.1 概述
4.12.2 特性
4.12.3 引脚描述
4.12.4 寄存器描述
4.12.5 基本操作
4.13 tft lcd控制器
4.13.1 概述
4.13.2 特性
4.13.3 引脚描述
4.13.4 寄存器描述
4.13.5 基本操作
第5章 spce3200开发系统介绍
5.1 spce3200实验仪
5.1.1 功能特点
5.1.2 硬件原理
5.2 s+core ide集成开发环境
5.2.1 工程的编辑
5.2.2 工程的调试
5.3 应用举例
第6章 spce3200应用实例
6.1 原理概述
6.2 应用分析
6.3 硬件电路
6.4 程序设计
6.4.1 主程序
6.4.2 软件fifo管理程序
6.4.3 uart收发程序
6.4.4 rtc控制及日期计算程序
6.4.5 nor型flash操作程序
6.4.6 命令获取和分配程序
6.4.7 命令处理程序
第7章 附录
7.1 常用术语、缩写和约定解释
7.1.1 术语
7.1.2 缩写
7.1.3 约定
7.2 cpu内核寄存器速查表
7.3 硬件模块寄存器速查表
7.4 汇编指令速查表
7.5 伪指令速查表
展开全部
32位嵌入式微处理器原理及应用 节选
《32位嵌入式微处理器原理及应用》共分七章。主要介绍了SPCE3200为内核的S+core 7体系结构、指令系统；SPCE3200的使用指南、功能部件、系统开发和SPCE3200的应用实例。书中所含内容丰富、讲解由浅人深，通俗易懂，并附有大量的图示和程序，具有很强的实用性和指导性。《32位嵌入式微处理器原理及应用》适用于爱好单片机专业的各大中专院校的师生教学，也选用于工程实践的科技工作者阅读与参考。
32位嵌入式微处理器原理及应用 相关资料
插图：随着电子产品的不断升级和高性能的产品的推出，现有的8／16位微控制器MCU计算性能、集成度已不能满足一些产品的开发要求。因此，各大公司纷纷用ARM、MIPS或自己的CPU核推出高性能的32位微控制器，以满足不同终端产品对McU性能的需求。s+core 7处理器是台湾凌阳科技公司推出的一款32位嵌入式微处理器，与其他32位微处理器相比，它具有强大的多媒体特性。凌阳目前已经推出多款基于S+cote 7内核的32位芯片，SPCE3200是其中的一款。为了系统了解凌阳32位系列芯片，本书先介绍S+cote 7内核体系结构、指令集等基础和共性的知识，然后介绍SPCE3200特色。本章详细介绍S+core 7处理器内核特点、数据类型、处理器模式、内部寄存器、异常、缓存和调试等方面内容。1.1 S+core 7简简介S+COte 7处理器由台湾凌阳科技公司自行设计，是台湾第一个拥有独立知识产权的32位RISC（Reduced Instruction Set Computing，精简指令集）CPU内核。S+core 7是一个单任务、具有7级流水线的高性能、高速32位RISC处理器，采用了Sunplus ISA（Instruction Set Architecture，指令集构架）指令集。该处理器架构支持32／16位混合指令模式以及并行条件执行，从而提高了代码密度。S+cote 7内核采用了AMBA（Advanced Microcoutroller Bus Architecture，增强型微控制器总线构架）总线，为SoC（System on a Chip，片上系统）集成、扩展协处理器和用户接口提供了灵活性；S+core 7使用SJTAG技术使测试和调试程序更加有效。凌阳公司目前已经推出多款s+core 7内核系列32位芯片，并在多个产品上得到大量应用。
书友推荐
- >
名家带你读鲁迅:故事新编
名家带你读鲁迅:故事新编
¥13.0¥26.0 - >
回忆爱玛侬
回忆爱玛侬
¥23.0¥32.8 - >
罗庸西南联大授课录
罗庸西南联大授课录
¥13.8¥32.0 - >
随园食单
随园食单
¥15.4¥48.0 - >
推拿
推拿
¥12.2¥32.0 - >
中国人在乌苏里边疆区:历史与人类学概述
中国人在乌苏里边疆区:历史与人类学概述
¥35.5¥48.0 - >
苦雨斋序跋文-周作人自编集
苦雨斋序跋文-周作人自编集
¥6.9¥16.0 - >
月亮虎
月亮虎
¥14.4¥48.0
本类畅销
-
PIC单片机原理与系统设计
¥16.4¥45 -
图解网络硬件
¥44.5¥69 -
Xilinx Zynq-7000嵌入式系统设计实验教程
¥42.8¥58 -
123D Design玩转3D打印
¥19.6¥58 -
4.23文创礼盒A款--“作家言我精神状态”
¥42.3¥206 -
4.23文创礼盒B款--“作家言我精神状态”
¥42.3¥206
